Themen für Bachelorarbeiten

Neuronale Netze als Hardware-Acceleratoren in 3D Vision-System-on-Chips: Neuronale Netze können eine Vielzahl von Aufgaben in der Bildverarbeitung übernehmen. Daher sind diese besonders gut geeignet für 3D Vision System on Chips. Im Rahmen dieser Arbeit wird an der Realisation eines solchen Analogaccelerators gearbeitet. Kontakt

Prototyping eines 3D Vision-System-on-Chips: Wir bauen einen Prototypen für einen 3D Vision System on Chip, der vor dem ASIC Design auf FPGAs getestet werden soll. Alle Komponenten müssen erstellt werden; im Rahmen dieses Projektes können Aufgaben an Studenten vergeben werden. Kontakt

Entwurf und Implementierung von Algorithmen zur Topologiesynthese asymmetrischer und heterogener 3D-SoCs: Im Rahmen dieser Arbeit werden basierend auf bekannten Algorithmen zur Layoutsynthese traditioneller 2D-Schaltungen Teilprobleme der Topologiesynthese für A-3D-NoCs betrachtet. Kontakt

Entwicklung von neuen Simulationstools bzw. Anpassung existierender Simualtionstools zur Modellierung und Simulation von on-Chip Netzwerken. Zur Modellierung und Simulation von modernen on-chip Netzwerken für heterogene 3D SoCs müssen eine Vielzahl unterschiedlicher Simulationstools entwickelt werden. Auf Basis unseres Simulators können Sie sich in dieses Forschungsthema einbringen. Kontakt

Erweiterung und Anpassung von Embedded C Architekturen: Ein vorhandenes Programm in C soll um Funktionalität erweitert werden. Das Programm erzeugt Stimuli für ein FPGA-Design und sammelt Daten zur Auswertung. Zielplatform ist ein ARM SoC unter Linux (Xilinx Zynq). Erforderliche Kenntnisse: C, low-level Programmierung (unter Linux), evtl. Shell-Scripting. Kontakt

Hardware-Implementierung von Bildverarbeitungsalgorithmen: Vorhandene Bildverarbeitungsalgorithmen sollen für eine Hardware-Implementierung angepasst FPGA-basiert implementiert und Interfaces für die Bildein- und Ausgabe bereitgestellt werden. Erforderliche Kenntnisse: C, High-level-Synthese, Bildverarbeitung Kontakt

Implementierung und Evaluation von Datenbankoperatoren für FPGAs: Im Rahmen dieser Arbeit werden eine Reihe von Basisoperatoren für Datenbanken mittels verschiedener Techniken (VHDL, High-Level-Synthese mit OpenCL oder C) auf FPGAs implementiert und untereinander und mit existierenden CPU- und GPU-Implementierungen verglichen.  Kontakt

 

Letzte Änderung: 10.10.2019 - Ansprechpartner:

Sie können eine Nachricht versenden an: Webmaster
Sicherheitsabfrage:
Captcha
 
Lösung: